IBM impulsa la innovación para mantener vigente la Ley de Moore por 10 años más

IBM lanza un chip con 100 mil millones de transistores, y no es ciencia ficción

IBM no ha andado con rodeos. Acaban de presentar un chip prototipo que aloja alrededor de 100 mil millones de transistores en un área del tamaño de una uña del dedo. ¿Qué significa esto? Que hemos doblado la densidad de su tecnología más avanzada de 2021. La movida no es solo batir récords de números; se trata de acelerar y hacer más eficiente la computación – algo que no mata a la Ley de Moore, sino que le da una patada para alargarle la vida unos buenos diez años más.

Desde hace décadas, la Ley de Moore ha sido el santo grial: meter cada vez más transistores en un chip. ¿Cómo? Encogiendo el tamaño de cada transistor hasta que las leyes de la física – especialmente la cuántica – empezaron a poner límites insalvables haciendo que los transistores tengan apenas unos pocos decenas de nanómetros. No se podía reducir mucho más. Se pensó que estábamos estancados.

Pero IBM ha decidido que no todo es meter más elementos en el mismo plano (modo apretujón urbano). Han optado por una estrategia más “edificio de oficinas”: **construir hacia arriba, no hacia afuera**.

Nanostack: la torre de transistores hecha por IBM

El truco se llama *nanostack*. Esto es, apilar transistores en vertical, distribuidos en dos capas sobre un chip de silicio. No es un par de pisos más, es una **doble capa vertical de transistores** que permite que el chip haga un 50% más de trabajo en el mismo tiempo y consuma hasta un 70% menos de energía. Es como si tu PC ahora corriera como un Ferrari pero consumiendo la gasolina que usaba un coche eléctrico.

Jay Gambetta, director de IBM Research, no se anda con medias tintas: esto no es un pequeño avance, sino “un salto significativo”. En una década, asegura, estas pilas de transistores serán habituales en centros de datos para gestionar mejor la monstruosa demanda energética que requieren hoy.

De hecho, Dan Hutcheson, figura relevante en análisis tecnológico, dice que esto **extiende la hoja de ruta de la industria entre 10 y 15 años más**. No es poca cosa cuando todos asumimos que Moore era historia antigua hace rato.

Cómo demonios se fabrica este pastel de silicio con dos pisos

Olvídate del chip tradicional, plano como una capa de hojaldre. IBM construye su chip en capas, como si fuera un pastel de varios pisos. Primero, hacen la primera capa con transistores en un trozo de silicio. Luego, apilan otra capa encima y fabrican otra tanda de transistores justo allí. Finalmente, conectan eléctricamente esas dos “plantas” para que hablen entre sí.

Este estilo tiene nombre técnico: *transistor complementario de efecto campo* (CFET), y no es ninguna broma. Otros fabricantes como Intel, Samsung, TSMC y el laboratorio europeo Imec coquetean con esto, pero IBM destaca porque no pone los transistores de la segunda capa justo encima de los de la primera. Los “apilan de manera escalonada”, lo cual facilita el cableado y reduce líos técnicos.

No todos comen del mismo plato. Por ejemplo, AMD con su 3D V-Cache o Huawei con su LogicFolding usan otro método: crean las capas arriba y abajo por separado y luego las unen (no se fabrican en una sola pieza). Esto no es trivial, porque el éxito depende de alinear los transistores con la precisión perfecta, algo fundamental cuando las piezas están separadas por apenas nanómetros.

Por qué hacer un chip en vertical no es sólo una moda posmoderna

De entrada, meter transistores uno sobre otro evita el límite físico de tamaño que tiene la tecnología actual de hacer todo en una capa. La llamada *nanosheet technology*, usada desde 2022, ya hacía el transistor más compacto, con canales de solo 15 átomos de grosor, pero IBM lleva esto un paso más al apilar capas completas.

Pensémoslo así: el transistor funciona como una manguera con una válvula (en este caso, los electrones son el agua). IBM no sólo afina la válvula, sino que pone varias mangueras apiladas, para que más agua fluya cuando haga falta, pero sin incrementar la presión ni el consumo.

Cada generación de chips tiene un nombre para hacerse la interesante y vender humo. IBM habla de su tecnología “sub-nanómetro” o “0.7 nanómetros”, pero no te engañes: eso es más marketing que una descripción real. En realidad, la distancia entre transistores lleva años estancada en unos 40 nanómetros. La magia aquí no es hacerlos más pequeños, sino apilarlos estratégicamente.

¿Pero esto será viable para todos, o solo para freaks de laboratorio?

Apilar, apilar, apilar… suena fácil, pero vista desde la fábrica, esto es una bomba de relojería. ¿Qué pasa si una de las capas no funciona bien? Pues que todo el chip se va al traste. En un diseño tradicional de una capa, estas fallas pueden tolerarse un poco más, pero aquí no. La tasa de fallos puede dispararse, y eso encarece el proceso.

Otra batalla dura es la del “presupuesto térmico”. Poner una capa sobre otra implica fabricar la segunda sin derretir o dañar la primera. El límite suele rondar los 400 ºC, un nivel muy bajo para procesos semiconductores. IBM asegura que ha logrado este milagro térmico, aunque no revela sus trucos.

Investigadores universitarios no se quedan quietos. Qing Cao y su equipo en Illinois han creado una técnica que permite fabricar capas añadiendo transistores a menos de 200 ºC usando transistores “sin juntura” (sin doping, que es la parte más caliente y complicada). Esto suena a que en el futuro podrían apilar muchas más capas sin quemar nada.

En resumen: aunque cueste dinero y tenga sus riesgos, los que dominen este arte tendrán en sus manos el santo grial de la miniaturización post-Moore para muchos años.

¿Y para qué diablos sirve todo esto cuando ahora mismo tienes un iPhone que ni para llamar?

Vale, fabricar un monstruo de 100 mil millones de transistores suena a hobby para supergenios, pero la clave es la **eficiencia energética** y el rendimiento brutal en cargas intensas. IBM piensa en los centros de datos, esas bestias que consumen cantidades absurdas de electricidad solo para refrescarse y seguir haciendo operaciones.

Con chips nanostack, servidores podrán procesar más datos sin maximizar la factura de la luz. Los beneficios pueden extenderse a todo tipo de dispositivos, desde CPUs hasta GPUs. Huiming Bu, uno de los pesos pesados de IBM en semiconductores, ya está abriendo las puertas para hablar con diseñadores que quieran incorporar esta tecnología en nuevos chips.

Así que, prepárate para que en los próximos años no solo aumente la potencia de procesamiento, sino que los gadgets que usas sean menos glotones y menos calientes.

¿Quién gana y quién pierde con este avance?

Los fabricantes de chips están en plena carrera por no quedarse en la Edad de Piedra tecnológica. Para gigantes como Intel, Samsung y TSMC, que ya exploran tecnologías similares, IBM pone la temperatura alta; no solo en lo literal, sino porque esta gente acaba de subir el listón.

Los usuarios comunes ganan en potencia y duración de batería – ojo, no solo en móviles, también en infraestructuras que manejan IA, big data o simulaciones complejas. El único que puede perder aquí es aquel viejuno que cree que ya no queda margen para innovar en procesadores.

Claro, el costo de producción sube, y hay que ver si el mercado está dispuesto a pagar por esto. Aunque con la demanda de computación y energía en las nubes disparada, apostar por chips nanostack parece menos apuesta y más apuesta ganadora.

¿Y tú qué? ¿Preparado para una nueva era de transistores verticales o crees que es otro ciclo “hype” que se desinflará pronto?

Artículos Relacionados